共被期刊论文引用了3次
您的检索式：您选中1篇文献正在查看引证文献汇总
|
|
|
题名
|
作者
|
年代
|
出处
|
被引量
|
| 1 | 亚100纳米级标准单元的可制造性设计显示文摘本文介绍了亚 10 0纳米工艺可制造性验证的一组工艺仿真和错误定位技术 ,制定了标准单元可制造性设计 (DFM ,DesignForManufacturability)的流程 ,重点讨论了在亚 10 0纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题 ,提出了相应的新设计规则和解决方案 .依靠以上DFM技术方法 ,完成了实际 90nm工艺标准单元可制造性设计工作 . | 张培勇 严晓浪 史峥 高根生 马玥 陈晔 | 2005 | 电子学报2005，33，2： | 3 |
| 2 | 班主任工作两大重点显示文摘 | 皮豫红 | 2005 | 青海师专学报2005，，S1： | 0 |
| 3 | 超深亚微米与纳米级标准单元的可制造性设计与验证技术显示文摘当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战。由于亚波长光刻的使用,图形转移质量将严重下降。在这种情况下,以集成电路的可制造性作为目标的“可制造性设计”方法在标准单元设计中变得至关重要。本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作。同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程。 | 张培勇 严晓浪 史峥 高根生 | 2006 | 电路与系统学报2006，11，5： | 0 |
您所在的机构暂未开通此部分的功能，请联系管理员